Conceptions et ambitions

Si le monde de l’informatique est parfois l’occasion d’initiatives personnelles de la part de certaines entreprises, dans la grande majorité, tous les standards qui le régissent sont issus d’initiatives collectives. Du Serial ATA pour les disques durs au PCI Express en passant par l’USB ou le WiFi, chacun de ces standards a été développé par de multiples acteurs de l’industrie, regroupés au sein d’organismes souvent créés pour l’occasion. Un moyen de s’assurer de l’interopérabilité entre les différents composants. Bien entendu, la mémoire n’échappe pas à cette règle.

S’il on met de côté l’éphémère épisode de la RAMBUS utilisé par Intel lors du lancement des Pentium 4, la totalité des standards mémoires utilisés dans nos PC sont définis par le JEDEC (Joint Electron Device Engineering Council, également appelé Solid State Technology Association). Cet organisme de standardisation n’est pas nouveau puisqu’il a été crée dans les années 60. A l’intérieur du JEDEC, tous les grands noms de l’informatique (sans exception) se regroupent dans des comités, l’un d’entre eux s’occupant plus particulièrement de l’avenir des standards mémoires.

L’intérêt du JEDEC est multiple. Le plus évident est qu’il permet aux différents acteurs de se mettre d’accord sur les ambitions que chaque nouveau standard de mémoire doit atteindre. L’autre concerne la question de la "brevetabilité" des inventions. Lors de la création d’un nouveau standard, les membres du comité peuvent proposer diverses technologies, des technologies qui sont très souvent soumises à des brevets déposés par les entreprises afin de protéger leurs « inventions ». Sur ce point, le JEDEC impose que ces brevets soient déclarés au reste des participants afin d’éviter les mauvaises surprises. Le règlement du JEDEC impose également que ces dits brevets soient ouverts sans discrimination au reste des membres dans des termes « raisonnables ». Comprendre que le montant d’éventuelles royalties doit être fixé à l’avance. Dans l’absolu, le JEDEC tente au maximum de développer des standards libres de droits et ouverts, comme l’était par exemple la SDRAM dans les années 90.

Le point des brevets n’est pas sans importance puisque la société RAMBUS n’a pas réellement joué le jeu du JEDEC en posant de manière secrète des brevets sur certaines technologies utilisées par les standards SDRAM et DDR-SDRAM. S’en est suivi une longue série de procès entre RAMBUS et les différents constructeurs de puces mémoires (Samsung, Infineon, Micron, Hynix, Nanya…) dont le dernier épisode date du mois de février 2007. Tous ces remous ont quelque peu ébranlé la confiance faite au JEDEC dans son rôle d’organisme de standardisation, mais cela n’aura pas empêché la DDR2, et aujourd’hui la DDR3, de voir le jour.

Nous parlions un peu plus tôt des ambitions retenues pour les standards mémoires. Depuis l‘introduction de la première version de la DDR-SDRAM en 2000, elles n’ont pas réellement changées. La première est de réduire la consommation electrique. Un intérêt limité pour les PC de bureaux, il s’agit surtout de contenir et réduire au maximum la consommation des PC portables. Il s’agit ensuite et surtout d’améliorer la bande passante offerte, c'est-à-dire la quantité d’information qui peut transiter vers et en dehors des puces mémoires.

Pour atteindre ce but, un grand nombre de techniques sont utilisées, la plus évidente étant d’augmenter la fréquence de fonctionnement des dites puces. Une autre stratégie consiste à utiliser deux contrôleurs mémoires en parallèles afin de doubler la bande passante. On utilise alors les barrettes mémoires par paire. D’abord utilisée par Intel dans son chipset i850 supportant la mémoire Rambus, elle a été popularisée par nVidia qui a appliqué cette technique à la DDR avec son chipset nForce. Ce que l’on appelle aujourd’hui le « double canal » est désormais considéré comme une fonctionnalité classique, intégrée à la quasi-totalité des chipsets sur les cartes mères modernes. Nous devrions voir d’ailleurs, l’année prochaine, l’arrivée de contrôleurs mémoires « triple canal » intégré au sein de Nehalem, la prochaine architecture processeur d’Intel.